Kirjasto - Tampereen teknillinen yliopisto

ASIC-piirien funktionaalinen aktivointi kiihdytetyssä testissä

Show full item record

Files in this item

Files Size Format View

There are no files associated with this item.

URN: http://URN.fi/URN:NBN:fi:tty-200907102406
Title: ASIC-piirien funktionaalinen aktivointi kiihdytetyssä testissä
Author: Anttila, Petri
Publication type: Diplomityö
Issue date: 2007-02-14
University: Tampereen teknillinen yliopisto
Faculty: Sähkötekniikan osasto
Department: Elektroniikan laitos
Abstract: ASIC-piirille tehtävät kiihdytetyt testit ovat tuotannossa käytettyjä piirin luotettavuutta ja elinikää testaavia menetelmiä. Niitä käytetään piirin alkuajan vikojen seulontaan sekä mittaamaan piirin elinikää. Kiihdytys saadaan aikaan muuttamalla piirin ympäristön olosuhteita kuten lämpötilaa, kosteutta, painetta ja jännitteitä. Piirin alkuajan vikoja seulotaan rasitustestien (burn-in) avulla, kun taas eliniän testaukseen käytetään kiihdytettyjä elinikätestejä. Näiden suurin ero on, että rasitustestin tulisi aktivoida piiriä tasaisesti, kun taas elinikätestissä kiihdytyksen tulisi vastata piirille suunniteltua käyttöä.Tässä työssä keskitytään kiihdytetyn testin aikana piirille tehtyyn funktionaaliseen aktivointiin. Funktionaalisen aktivoinnin tarkoituksena on piirin tulevaan käyttöön perustuvilla herätteillä saada aikaan piirin sisäisen logiikan tilamuutoksia, jotka lisäävät piirille aiheutettua rasitusta. CMOS-prosessilla valmistetut integroidut piirit kuluttavat tehoa pääsääntöisesti logiikan tilanvaihdosten aikana. Tällöin ne vaativat aktivointia, jotta sisäiselle logiikalle aiheutettu rasitus kasvaisi. Työssä kootaan aktivointitestin tekemiseen tarvittavat vaiheet sisältäen testin suunnittelun, toteuttamisen ja testauksen. Testaus tapahtui sekä simuloinneilla, testivektorien hyväksyntätestisimuloinneilla että tuotantotestilaitteella.


This item appears in the following Collection(s)

Show full item record

Search TUT DPub


Advanced Search

Browse

My Account

Statistics