Kirjasto - Tampereen teknillinen yliopisto

ASIC-piirien funktionaalinen aktivointi kiihdytetyssä testissä

Näytä kaikki kuvailutiedot

Tiedostot

Tiedosto(t) Koko Formaatti Näytä

Tähän julkaisuun ei ole liitetty tiedostoja.

URN: http://URN.fi/URN:NBN:fi:tty-200907102406
Nimeke: ASIC-piirien funktionaalinen aktivointi kiihdytetyssä testissä
Tekijä: Anttila, Petri
Julkaisun tyyppi: Diplomityö
Julkaisuaika: 2007-02-14
Yliopisto: Tampereen teknillinen yliopisto
Tiedekunta: Sähkötekniikan osasto
Laitos: Elektroniikan laitos
Tiivistelmä: ASIC-piirille tehtävät kiihdytetyt testit ovat tuotannossa käytettyjä piirin luotettavuutta ja elinikää testaavia menetelmiä. Niitä käytetään piirin alkuajan vikojen seulontaan sekä mittaamaan piirin elinikää. Kiihdytys saadaan aikaan muuttamalla piirin ympäristön olosuhteita kuten lämpötilaa, kosteutta, painetta ja jännitteitä. Piirin alkuajan vikoja seulotaan rasitustestien (burn-in) avulla, kun taas eliniän testaukseen käytetään kiihdytettyjä elinikätestejä. Näiden suurin ero on, että rasitustestin tulisi aktivoida piiriä tasaisesti, kun taas elinikätestissä kiihdytyksen tulisi vastata piirille suunniteltua käyttöä.Tässä työssä keskitytään kiihdytetyn testin aikana piirille tehtyyn funktionaaliseen aktivointiin. Funktionaalisen aktivoinnin tarkoituksena on piirin tulevaan käyttöön perustuvilla herätteillä saada aikaan piirin sisäisen logiikan tilamuutoksia, jotka lisäävät piirille aiheutettua rasitusta. CMOS-prosessilla valmistetut integroidut piirit kuluttavat tehoa pääsääntöisesti logiikan tilanvaihdosten aikana. Tällöin ne vaativat aktivointia, jotta sisäiselle logiikalle aiheutettu rasitus kasvaisi. Työssä kootaan aktivointitestin tekemiseen tarvittavat vaiheet sisältäen testin suunnittelun, toteuttamisen ja testauksen. Testaus tapahtui sekä simuloinneilla, testivektorien hyväksyntätestisimuloinneilla että tuotantotestilaitteella.


Viite kuuluu kokoelmiin:

Näytä kaikki kuvailutiedot

Hae DPubista


Tarkennettu haku

Selaa viitteitä

Omat tiedot

Tilastot