Kirjasto - Tampereen teknillinen yliopisto

DAB specific Viterbi decoder optimization and implementation using VHDL

Show full item record

Files in this item

Files Size Format View

There are no files associated with this item.

URN: http://URN.fi/URN:NBN:fi:tty-200907103216
Title: DAB specific Viterbi decoder optimization and implementation using VHDL
Author: Kivioja, Mikko
Publication type: Diplomityö
Issue date: 1997
University: Tampereen teknillinen korkeakoulu
Faculty: Sähkötekniikan osasto
Department: Signaalinkäsittelyn laitos
Abstract: AB3:Viterbi algoritmi (VA) on yksi digitaalisen signaalinkäsittelyn tärkeimmistä algoritmeista. Sitä käytetään etsittäessä alkuperäistä symbolijonoa konvoluutiokoodatusta lähetteestä, joka on vastaanotettu valkoista kohinaa sisältävästä kanavasta (AWGN). Pääasialliset sovellukset ovat langattoman tiedonsiirron kanavakoodauksen purku ja virheenkorjausmenetelmät, joissa dataa ei lähetetä uudelleen. Näitä käytetään esimerkiksi CD-ROM- ja DAT- asemissa. Algoritmin toteutusten kompleksisuus ja nopeusvaatimukset kasvavat koko ajan, ja uusia lähestymistapoja koodauksen purkamiseksi nopeammin ja tehokkaammin ilmestyy silloin tällöin alan julkaisuissa. Eri tapoja tähän ovat esimerkiksi rinnakkaisuuden lisääminen ja liukuhihnoitus. -Algoritmin toteuttaminen ohjelmoitavilla porttimatriisipiireillä on ollut erityisen mielenkiinnon kohteena signaalinkäsittelyssä, koska se on yksinkertainen tapa käytännössä kokeilla valittuja toteutusarkkitehtuureja ja parametreja. Johtuen laskennallisesta kuormasta, jonka algoritmin laskeminen aiheuttaa, ovat muutamat signaaliprosessoreiden valmistajat, kuten Texas Instruments, lisänneet prosessoreihinsa vastaavia algoritmeja kiihdyttäviä erityisiä käskyjä. Kun datanopeus tai konvoluutiokoodauksen vaikutuspituus on tarpeeksi suuri, sitä pidempi vaikutuspituus tarvitaan mitä pienempi virhesuhde halutaan, tarvitaan kuitenkin laskennan toteuttamiseen edelleen ASIC-toteutus. -VHDL -laitteistonkuvauskieli tarjoaa hyvät ylhäältä alas -suunnittelukeinot sekä mahdollisuuden käyttää kohdeteknologian makrokomponentteja nopeuttamaan suunnitteluprosessia. Viterbi-dekooderin toteuttaminen VHDL kuvauskielellä ja logiikkasynteesiä käyttäen on tehokas tapa tehdä algoritmista piiritoteutus. Tämän diplomityön tarkoituksena oli vertailla eri tapoja toteuttaa Viterbi-dekooderi syntesoitavalla VHDL laitteistonkuvauskielellä.Viterbi Algorithm (VA) is one of the most important digital signal processing algorithms. It is used in finding the original symbol sequence of a convolutionally encoded data that is received from a noisy channel. Main applications where VA is nowadays in use are channel decoding of the wireless communication, Forward Error-Correction methods for example in CDROM and DAT devices. The complexity and the speed requirements of the decoding algorithms are increasing all the time, and new, innovative approaches to solve decoding problems of convolutionally encoded data faster and more efficiently are appearing occasionally in various publications. Methods to speed up the VA process include for example increasing the parallelism and pipelining, if appropriate hardware or software resources are available. -Implementing VD using Field Programmable Gate Arrays (FPGAs) has been of special interest in the field of signal processing - because it is a simple means to prototype the architectural solutions of the implementation. Due to the computational burden when calculating VA some manufacturers like Texas Instruments have added special instructions to their DSP processors to improve effectiveness of the calculations of this type algorithms. When the bit rate of the channel is high or constraint length of the code is long, that is case when the bit error ratio should be as low as possible, still special ASICs are needed to survive the computations fast enough. -VD implementation with Very High Speed Intergrated Circuits Hardware Description Language (VHDL) and using logic synthesis is an effective way to create VD implementation because the VHDL supports the top-down design method and use of target library specific macrofunctions to speed up the design process. The reason why this thesis has been written is to give comparisons on the different methods to implement VD using synthesizable VHDL.


This item appears in the following Collection(s)

Show full item record

Search TUT DPub


Advanced Search

Browse

My Account

Statistics