System level verification using reusable VHDL test bench structures

Abstract

Selvitettiin testipenkin rakenne ja tarkoitus sekä asiaan liittyviä peruskäsitteitä. Kehitettiin VHDL-suunnittelun varmennusjärjestelmä, joka koostuu tekstipenkistä, simulaattorista ja simulaattorin vieraskielisestä rajapinnasta ( Foreign Language Interface -FLI ). FLI mahdollistaa korkeamman tason mallin käytön suunnittelun varmennuksessa ja näin FLI laajentaa simulaattorin varmennusmahdollisuuksia. Tällä tavoin saadaan aikaan linkki ylemmälle tasolle ja näin voidaan paremmin hyödyntää jo olemassa olevaa korkeamman tason mallia. Tätä mallia voidaan käyttää suoritettavana spesifikaationa laitteistomallille. /Kir10