Kirjasto - Tampereen teknillinen yliopisto

ASIC validitation with VHDL test bench

Show full item record

Files in this item

Files Size Format View

There are no files associated with this item.

URN: http://URN.fi/URN:NBN:fi:tty-200907106349
Title: ASIC validitation with VHDL test bench
Author: Korpiharju, Jari
Publication type: Diplomityö
Issue date: 1997-08-20
University: Tampereen teknillinen korkeakoulu
Faculty: Tuotantotalouden osasto
Department: Elektroniikan laitos
Abstract: AB3:Tämä työ käsittelee ASIC-suunnittelun varmennusta. Suunnittelun varmennus on tullut yhä monimutkaisemmaksi ja vaikeammaksi sitä mukaa, kun ASIC-piirien kompleksisuus on lisääntynyt. Monimutkaisissa suunnitteluissa varmennus on kuitenkin välttämätöntä, koska suunnittelujen täydellinen mallintaminen on mahdotonta. Puolijohdevalmistaja ja asiakas varmistavat suunnittelun yleensä simuloinneilla ennen valmistuksen aloittamista.Sekä ASIC-suunnittelu että suunnittelun varmennus perustuvat dokumentteihin. ASIC suunnitellaan dokumentoitujen vaatimusten mukaisesti ja varmennuksessa valvotaan, että suunnittelu todella täyttää vaatimukset. Suunnittelun varmennus on tärkeä osa ASIC-projektia. Suunnittelu varmennetaan usein simuloimalla. Varmennuksessa luodaan simulaattorille herätteitä, jotka varmentavat vaatimusten mukaisen toiminnan. Koska suunnittelut ovat nykyään hyvin monimutkaisia, ei kaikkia herätekombinaatioita voida käytännössä testata. Tämän takia simuloinnit on pyrittävä suunnittelemaan siten, että mahdollisimman suuri osa suunnittelun toiminnallisuudesta tulee testattua mahdollisimman lyhyellä simuloinnilla. Simulointien tavoitteena on yleensä joko vaatimusten täyttäminen tai virheiden tarkoituksellinen aiheuttaminen ja etsiminen. Simulointistrategia voi myös vaihdella. Testipenkki on alusta, jolla ASIC-suunnittelua voidaan testata niin kuin ASIC-piiri toimisi omassa ympäristössään. Testipenkillä luodaan suunnitelmalle todellisuutta vastaavia herätteitä. VHDL-pohjaisen testipenkin ideana on mallintaa suunniteltavan piirin ympäristö VHDL-kielellä. Kun suunnittelu on myös VHDL-pohjainen, on se helppo liittää mallinnettuun ympäristöön ja varmennus voidaan tehdä yhtä ohjelmistoa käyttäen.Testipenkin rakenne muokattiin hyvin yleiskäyttöiseksi ja tämän vuoksi kaikki testipenkin komponentit näyttävät päällepäin hyvin samanlaisilta. Itseasiassa kaikkien ylimmän tason komponenttien rajapinta on täsmälleen sama. Testipenkin toimintaa ohjaa erillinen komponentti ja samoin piirin oikeaa toimintaa valvoo erillinen komponentti. Lisäksi jokaisella erityyppisellä liityntärajapinnalla on oma komponenttinsa.Varmennus suunniteltiin ensin piirin määrittelydokumenttien mukaisesti. Tämän jälkeen rakennettiin testipenkin yleinen arkkitehtuuri ja vasta sen jälkeen aloitettiin suunnitelman mukainen testien toteutus. Valmiit testit ja suunnittelu simuloitiin yhdessä, ja lopuksi simuloinnissa mahdollisesti havaitut virheet jäljitettiin ja korjattiin.


This item appears in the following Collection(s)

Show full item record

Search TUT DPub


Advanced Search

Browse

My Account

Statistics